This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

⑩ 日本国特許庁(JP)

① 特 許 出 願 公 開

◎ 公開特許公報(A) 平3-142868

神奈川県川崎市中原区小杉町1丁目403番53

fint. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)6月18日

H 01 L 27/04

R P 7514-5F 7514-5F

審査請求 未請求 請求項の数 1 (全3頁)

公発明の名称 半導体集積回路装置

②特 願 平1-281057

②出 願 平1(1989)10月27日

@発明者 勝田 美弥子

東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

勿出 願 人 日本電気アイシーマイ

コンシステム株式会社

個代 理 人 弁理士 内 原 晋

明細書

発明の名称

半導体集積回路装置

特許請求の範囲

装置内に抵抗を含む半導体集積回路装置において、前記抵抗の少なくとも一部の抵抗が基板に形成された単結晶拡散抵抗と、該単結晶拡散抵抗の上層部に絶縁膜を介して形成された多結晶シリコン抵抗によりなる2層構造で、かつ並列接続されていることを特徴とする半導体集積回路装置。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路装置に関し、特に半導体集積回路装置内に含まれる温度依存性を持たない抵抗索子に関する。

〔従来の技術〕

従来、半導体集積回路装置内の抵抗索子は、正

の抵抗温度係数を持つ単結晶拡散抵抗、もしくは 負の抵抗温度係数を持つ多結晶シリコン (ポリシ リ)抵抗の一方を用いていた。

(発明が解決しようとする課題)

上述した従来のICは、抵抗案子について、多結晶シリコン(ポリシリ)抵抗の場合は、無による電子正孔対の生成が盛んに行なわれるので、温度の上昇につれて抵抗率が減少し、抵抗温度係数は自になる。又、単結晶拡散抵抗の場合は、逆に、抵抗率は高くなり、抵抗温度係数は正とな

以上の様に、抵抗素子は、抵抗率の温度依存性を持っている為、ICの自発熱によるジャンクション温度の変化に伴ない、抵抗値が変化するという欠点がある。

本発明の目的は、抵抗素子の占有面積を大きくすることなく、抵抗値の温度変化を任意に設定できる抵抗素子を有する半導体集積回路装置を提供することにある。

(課題を解決するための手段)

特開平3-142868 (2)

本発明の半導体集積回路装置は、装置内に抵抗を含む半導体集積回路装置において、前記抵抗の少なくとも一部の抵抗が基板に形成された単結晶拡散抵抗の上層部に絶縁膜を介して形成された多結晶シリコン抵抗よりなる2層構造で、かつ並列接続されていることを特徴として構成される。

(実施例)

次に、本発明について図面を参照して説明する。第1図(a),(b)は本発明の一実施例の単結晶拡散抵抗と、多結晶シリコン抵抗の2層構造の平面図と断面図である。

第1図(a)、(b)に示すように10は半導体基板に形成された埋込層で、7はエピタキシャル層である。そして6はエピタキシャル層7に形成された単結晶拡散であり9は単結晶が15は層間膜9を介して単結晶抵抗上層部に形成された多結晶抵抗であり、単結晶抵抗6と多結晶抵抗5は層間膜9に形成されたスルーホール2により並列に接続されている。

図面の簡単な説明

第1図(a),(b)は本発明の単結晶拡散抵抗と多結晶シリコン抵抗の2層構造の平面図と断面図、第2図は単結晶抵抗の温度係数セr1と多結晶抵抗の温度係数セr1と多結晶抵抗の温度係数セr2の大小による抵抗値Rの温度依存性を示す図である。

1 … 多結晶抵抗層 — A 』配線層層間スルーホール、 2 … 単結晶抵抗層 — 多結晶抵抗層層間スルーホール、 3 … 抵抗部、 4 … A 』配線、 5 … 多結晶抵抗、 6 … 単結晶抵抗、 7 … エピタキシャル層、 8 … 多結晶層 — A 』配線層層間膜、 9 … 単結晶層 — 多結晶層層間膜、 1 0 … 埋込層、

また4はAg配線であり、8は多結晶層-Ag配線層層間膜であり、Ag配線4は層間膜をに形成されたスルーホール1で多結晶抵抗5に接続されている。なお3は低抗部である。


すなわち、本発明に使用する抵抗は、上海部は 温度の上昇につれて抵抗率が減少する多結晶抵抗 5と、下層部は温度の上昇につれて抵抗率が高く なる単結晶抵抗 6 が並列に接続された 2 層構造で ある。

第2図は、単結晶抵抗の温度係数 t r 1 と多結晶抵抗の温度係数 t r 2 の大小による、本発明の並列接続した抵抗値 R の温度依存性である。


(発明の効果)

以上説明したように本発明は、単結晶拡散抵抗と多結晶シリコン抵抗の2層構造で、かつ並列接続にすることにより、抵抗素子の占有面積を大きくすることなく、抵抗値の温度変化を任意に決めることができる効果がある。

本発明で得られる抵抗値R、単結晶抵抗値R」多結晶R2、単結晶温度係数trょ、多結晶温度



代理人 弁理士 内 原 習



DOCUMENT-IDENTIFIER: JP 03142868 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

FPAR:

CONSTITUTION: An embedded layer 10 and an epitaxial layer 7 are formed in a

semiconductor substrate. A single-crystal diffused resistor 6 and a

single-crystal/polycrystalline interlayer film 9 are provided on the epitaxial

layer 7. A polycrystalline resistor 5 is provided on the upper layer part of

the single-crystal resistor through the interlayer film 9. The single-crystal

resistor 6 and the polycrystalline resistor 5 are connected in parallel with a

through hole 2 which is formed in the interlayer film 9. An Al wiring 4 and a

polycrystalline-layer/Al-wiring layer interconnecting film 8 are provided. The $\,$

Al wiring 4 is connected to the polycrystalline resistor by way of a through

hole 1 formed in the interlayer film 8. That is, the double-layered structure

wherein the polycrystalline resistor 5 at the upper part and the single crystal

resistor 6 at the lower part are connected in parallel is provided for the

resistor. In the polycrystalline resistor 5, the resistivity is decreased with

the rise of temperature. In the single crystal resistor 6, the resistivity is

increased with the rise of the temperature.

08/02/2001, EAST Version: 1.02.0008